GPU低功耗架构师

1、能效目标攻坚与顶层设计，直接对芯片整体Power/能效指标负责，主导制定GPGPU芯片的静态功耗、动态功耗、能效比(TFLOPS/W)等量化目标，并驱动研发团队达成；负责GPU芯片Low Power顶层架构设计(电源域、时钟方案、功耗状态机、DVFS/AVS策略，CPM/RingOSC/Comb等），输出Low power top spec，并完成技术任务拆解与技术把关；
2、跨团队垂直拉通系统软硬件、芯片架构、验证、前后端设计等多团队，建立低功耗技术沟通机制，确保低功耗方案在系统级真实落地并发挥实际效应与固件/驱动/操作系统团队协同；定义硬件-软件协同的功耗管理接口(如P-state、C-state、热管理等)，实现从芯片到系统的端到端功耗优化，推动架构、前后端、验证团队在低功耗设计上的信息对齐与决策闭环，解决因技术孤岛导致的能效损失，确保仿真与实测功耗结果偏差不超过30%；
3、低功耗技术发展规划与团队能力提升，负责芯片Low Power发展方向规划，制定1-3年技术路线图，对标国际顶尖水平(如NVIDIA、AMD、Intel的GPU低功耗方案)，引入国际先进低功耗技术(如精细粒度电源门控、自适应电压缩放、AI辅助功耗预测、先进制程低功耗特性等) ，快速提升公司低功耗设计水平至国际领先，提升Low Power团队整体技术能力，包括功耗建模、功耗分析、功耗优化、低功耗验证等核心能力建设，培养能打硬仗的低功耗专家梯队；
4、流程建设与设计方法学优化，负责芯片Low Power新流程建设和现有流程优化，建立覆盖架构评估、RTL功耗优化、门级功耗签核、硅后功耗校准的全流程功耗管控体系，推行标准化的低功耗设计套件(UPF/CPF规范、功耗分析checklists、功耗回归流程），提升多项目复用的效率与质量 建立功耗数据的度量、归因与跟踪机制，支持每次流片后的能效复盘与持续改进；
5、梳理GPGPU芯片的功耗与性能测试方案，确认功耗及温度的降频阈值及具体降频方案，超温断电阈值，以及对1 Batch，多Batch进行功耗性能测试，针对CPM/RingOSC/Comb/Glitch Sensor进行测试，确认降频阈值及对PI优化效果；
6、技术把关与风险管控对Low Power相关的关键设计评审、技术决策、signoff质量进行技术把关识别能效设计中的早期风险(如电源域划分不合理、漏电失控、动态电压降超标等)，并推动解决方案落地；

1、微电子、电子工程、计算机科学或相关专业，本科及以上学历，硕士优先；
2、工作经验: 10年以上芯片设计经验，其中6年以上低功耗架构或低功耗设计经验，3年以上GPU/高性能芯片经验；
3、有GPGPU、AI训练芯片、高性能 SoC或服务器芯片的低功耗设计并成功量产的经历；
低功耗技术深度：
1、精通DVFS、AVS、电源/时钟门控、多电压域、多阈值库、自适应体偏置等主流低功耗技术，并具备在先进工艺（7nm及以下）的实际落地经验；
2、熟练使用功耗分析优化工具(PowerArtist, PTPX, Prime-Power等) ，具备硅前功耗建模与硅后功耗测量/校准的项目经验；
3、深刻理解系统级功耗管理机制(ACPI, P-state，C-state, CPPC等) ，具备软硬件协同功耗优化能力；
4、领导力与沟通:具备极强的跨团队拉通能力，能驱动架构、前后端、软件、系统硬件等多个团队为共同能效目标协同工作，技术规划能力：曾主导制定低功耗技术路线，并成功引入外部先进技术（如来自行业领先公司的设计方法学或工具)。