达摩院-CPU物理设计及集成实现工程师-RISC V及生态

1.与CPU设计者密切合作，进行关键时序路径的分析与逻辑电路优化；
2.前后端协同设计，持续提升CPU PPA性能指标；
3.CPU Core的物理设计与交付，达到产品指标要求；
4.CPU 集成实现工程师（中端）综合实现

1. 具有CPU/GPU/AI Core物理设计及实现经验优先；
2. 与CPU设计者密切合作，进行逻辑优化，持续提升CPU PPA指标；
3. 精通后端物理实现工具的使用，如Genus/iSpatial/Innovus, DC/ICC2/Fusion Compiler等，包括复杂时钟树的实现方法，Scripting能力（Tcl/Python/Perl）；
4. 熟悉sdc 约束，cdc (异步电路)，CRG (clocking, reset), 熟悉upf编写、低功耗实现及其流程，mem compiler 使用，特别是集成实现（中端）方向；
5. 熟悉功耗优化尤其是综合及PR实现层面的低功耗优化方法；PTPX power 分析专家，熟悉gatesim （门仿）；
6. 先进工艺 tapeout 经验优先。完整sign-off 流程，starRC, block STA，full-chip timing 收敛, IR/EM, PV (Caliber or ICV), ECO flow, formal 等 ；
7. 三年以上经验，中级/高级各个级别职位。本科及以上学历。微电子/半导体/集成电路/电子/计算机工程等专业优先，理解数字电路, sram, 逻辑设计，计算机基本架构/微架构优先；
8. 自我驱动力强，注重细节，良好的分析能力、沟通与表达能力，团队合作。